CN
招納賢士
海納英才 影響未來(lái)
數(shù)字IC設(shè)計(jì)工程師
崗位職責(zé)：
一、定義和設(shè)計(jì)模塊結(jié)構(gòu)并編寫(xiě)design spec和test plan；
二、使用Verilog/VHDL編寫(xiě)邏輯模塊的RTL級(jí)代碼；
三、編寫(xiě)測(cè)試向量對(duì)模塊進(jìn)行仿真驗(yàn)證；
四、搭建FPGA測(cè)試平臺(tái)進(jìn)行芯片級(jí)測(cè)試驗(yàn)證；
五、進(jìn)行數(shù)字模塊的芯片綜合和時(shí)序分析時(shí)序約束；
七、輔助全芯片系統(tǒng)設(shè)計(jì)、混合仿真；
八、協(xié)助測(cè)試工程師完成芯片測(cè)試和驗(yàn)證工作；
九、編寫(xiě)完整的設(shè)計(jì)和驗(yàn)證報(bào)告。
任職資格：
一、熟悉集成電路設(shè)計(jì)流程、方法和工具；
二、精通Verilog/VHDL語(yǔ)言，能夠根據(jù)設(shè)計(jì)要求編寫(xiě)代碼，并進(jìn)行仿真驗(yàn)證；
三、熟悉Unix/Linux操作系統(tǒng)和主流EDA軟件，完成仿真、綜合、時(shí)序分析時(shí)序約束及形式驗(yàn)證；
四、熟悉FPGA開(kāi)發(fā)流程，能夠熟練使用FPGA開(kāi)發(fā)工具，有基于FPGA的數(shù)字系統(tǒng)設(shè)計(jì)與調(diào)試經(jīng)驗(yàn)；
五、有成功Tapeout經(jīng)驗(yàn)者優(yōu)先；
六、熟悉Make，Perl或Tcl ；
七、微電子或相關(guān)專業(yè)本科以上及一年以上相關(guān)工作經(jīng)驗(yàn)。
您的聲音我們一直在傾聽(tīng)